DIALOG(R) File 352: Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

WPI Acc No: 1997-517487/199748

XRPX Acc No: N97-430612

Voltage follower based device circuit for LCD - has offset voltage sensing capacitor in inverting input connected to feed back loop and selectively accesses capacitor to input and output terminals through controller driven ON-OFF switches

Patent Assignee: TOSHIBA KK (TOKE)

Number of Countries: 001 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 9244590 A 19970919 JP 9653528 A 19960311 199748 B

JP 3352876 B2 20021203 JP 9653528 A 19960311 200281

Priority Applications (No Type Date): JP 9653528 A 19960311

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 9244590 A 8 G09G-003/36

JP 3352876 B2 7 G09G-003/36 Previous Publ. patent JP 9244590

Abstract (Basic): JP 9244590 A

The circuit has an operational amplifier (12) with a capacitor (C) in its feed back loop. An ON/OFF switch (SW1) is placed in the main loop. The capacitor terminal (a) is separately connected to voltage input terminal (11) through a switch (SW2) while a parallel feed backloop links to terminal (b) through a switch (SW3).

A switch controller (14) drives these switches in preferred combinations constituting a cyclic pattern. Each pattern has consecutive durations over which a specific combination operates.

ADVANTAGE - Imparts precise, fast corrections to voltage offsets in output.

Dwg. 1/12

Title Terms: VOLTAGE; FOLLOWER; BASED; DEVICE; CIRCUIT; LCD; OFFSET;

VOLTAGE; SENSE; CAPACITOR; INVERT; INPUT; CONNECT; FEED; BACK; LOOP; SELECT; ACCESS; CAPACITOR; INPUT; OUTPUT; TERMINAL; THROUGH; CONTROL;

DRIVE; SWITCH

Derwent Class: P85; T04; U24

International Patent Class (Main): G09G-003/36

International Patent Class (Additional): HO3F-003/34

File Segment: EPI; EngPl

?

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-244590

(43)公開日 平成9年(1997)9月19日

(51) Int. Cl. 6

識別記号

FΙ

G09G 3/36 H03F 3/34 G09G 3/36

H03F 3/34

В

審査請求 未請求 請求項の数3 OL (全8頁)

(21)出願番号

特願平8-53528

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(22)出願日 平成8年(1996)3月11日

(72)発明者 南 崎 浩 徳

神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内


(74)代理人 弁理士 佐藤 一雄 (外3名)

(54) 【発明の名称】出力回路及びこれを含む液晶表示器の駆動回路

(57) 【要約】

【課題】 高速且つ高精度のオフセット補正回路をもつ 出力回路を提供する。

【解決手段】 出力回路にキャパシタ(C)を1個と、3つのスイッチ(SW1~SW3)とを設け、このキャパシタに出力アンプのオフセット電圧を蓄えておく。この蓄える方法として、一度出力アンプでキャパシタの電荷をリセットし、その後出力アンプの誤差をキャパシタに蓄え、蓄えた電荷を出力アンプに加算することで、本来出力アンプが持っている誤差を打ち消して、所望の出力を得る。この際、各スイッチの制御によってキャパシタが前段回路の負荷として作用しないようになされる。



【特許請求の範囲】

【請求項1】正相入力端が回路入力端に接続され、出力 端が回路出力端に接続される演算増幅器と、前記正相入 力端と前記出力端間に互いに直列に接続される第1及び 第2のスイッチ手段と、前記演算増幅器の逆相入力端と 前記出力端間に接続される第3のスイッチ手段と、一端 が前記第1及び第2のスイッチ手段相互の接続点に、他 端が前記演算増幅器の逆相入力端に接続されるキャパシ タと、前記第1乃至第3のスイッチ手段の導通を制御す るスイッチ制御手段と、を含む出力回路であって、 前記スイッチ制御手段は、第1の期間において、前記第 1のスイッチ手段を非導通にさせると共に前記第2及び 第3のスイッチ手段を導通させ、第2の期間において、 前記第1のスイッチ手段及び第3のスイッチ手段を導通 させる共に前記第2のスイッチ手段を非導通にさせ、第 3の期間において、前記第1及び第3のスイッチ手段を 非導通にさせると共に前記第2のスイッチ手段を導通さ せる、ことを特徴とする出力回路。

1

【請求項2】正相入力端が回路入力端に接続され、出力 端が回路出力端に接続される演算増幅器と、前記正相入 力端と前記出力端間に互いに直列に接続された第1及び 第2のスイッチ手段と、一端が前記第1及び第2のスイ ッチ手段相互の接続点に、他端が前記演算増幅器の逆相 入力端に接続されるキャパシタと、前記第1乃至第3の スイッチ手段の導通を制御するスイッチ制御手段と、を 含む出力回路であって、

前記スイッチ制御手段は、第1の期間において、前記第 1のスイッチ手段を非導通にさせると共に前記第2及び 第3のスイッチ手段を導通させ、第2の期間において、 前記第1のスイッチ手段を導通させると共に前記第2及 30 び第3のスイッチ手段を非導通にさせ、第3の期間にお いて、前記第1及び第3のスイッチ手段を非導通にさせ ると共に前記第2のスイッチ手段を導通させる、ことを 特徴とする出力回路。

【請求項3】請求項1又は2に記載された出力回路を含 む液晶表示器の駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、駆動回路の改良に関す る。特に、液晶表示装置の駆動回路のように、多数用い 40 られる駆動回路の各々の出力の偏差(オフセット電圧) が抑制されるようにした駆動回路に関する。

[0002]

【従来の技術】従来のオフセット電圧補正機能を有する 増幅器の例について図面を参照して説明する。図10 は、特公平5-85085号公報により、紹介されてい る増幅器の例を示している。同図において、OP1及び OP2は正相(非反転)入力端及び及び逆相(反転)入 力端に夫々差動入力+IN、-INが印加される演算増 幅器 (オペアンプ)、C1及びC2はキャパシタ、S1 50 ~S12はトランジスタ・スイッチである。かかる構成 において、スイッチS1, S2, S8, S9, S10, S11は第1のスイッチグループを形成する。スイッチ S3, S4, S5, S6, S7, S12は第2のスイッ チグループを形成する。第1のスイッチグループと第2 のスイッチグループとは交互に導通するように制御され る。

【0003】この増幅器の動作について説明する。ま ず、第1のスイッチグループがオフ状態、第2のスイッ 10 チグループがオン状態に制御される。この場合を図11 に示す。この状態では、演算増幅器OP1はデータ出力 モード、演算増幅器OP2はオフセット電圧記憶モード となる。演算増幅器OP1は、スイッチS1、S2及び S11が閉じるので、入力端に供給される相補的な差動 信号を出力端子に出力する。一方、演算増幅器〇P2の 正相入力端は接地され、出力端にはオフセット電圧分が 出力される。このオフセット電圧によってキャパシタC 2は充電され、オフセット電圧を保持する。

【0004】次に、第1のスイッチグループがオン状 態、第2のスイッチグループがオフ状態に制御される。 この場合を図12に示す。この状態では、演算増幅器〇 P1はオフセット電圧記憶モード、演算増幅器OP2は データ出力モードとなる。このデータ出力モードでは、 スイッチS6、S7及びS12が閉じ、逆相の入力端子 と逆相入力端間にキャパシタ C 2 が直列に接続されるの で、差動信号-INに逆極性のオフセット電圧を重畳し て演算増幅器OP2の逆相入力端に印加される。この結 果、演算増幅器OP2の出力からオフセット電圧が相殺 されて補正される。

【0005】このようなスイッチ群の交互の動作を繰り 返すことによって、同様に演算増幅器OP1のオフセッ ト電圧も補正される。補正された演算増幅器OP1及び OP2の出力電圧が出力端子に交互に出力される。オフ セット電圧の補正される出力回路(増幅器)の用途とし て、例えば、均質な画像表示が要求される液晶表示器の 駆動回路が考えられる。

【0006】従来の液晶駆動回路の構成例について図面 を参照して説明する。図8は、液晶表示パネルを駆動す る液晶駆動回路50の例を示すプロック図である。液晶 駆動回路50は、データ制御部51、サンプリングレジ スタ52、ロードレジスタ53、D/Aコンパータ5 4、出力回路55によって構成される。データ制御部5 1は、シフトレジスタ等によって構成され、信号STH L、STHR、R/L、クロック信号CLK等を用い て、データパスD0 ~D5 からの一連の画像データの取 り込みを、データの供給に同期してサンプリングレジス 夕52に指令する。サンプリングレジスタ52は、例え ば、液晶表示器の画面の1ライン相当の画像データをデ ータパスD0 ~D5 から順番に取り込む。ロードレジス タ53は、サンプリングレジスタ52に保持された1ラ

20

イン相当の全画像データを外部から供給されるSTB信号に応答してラッチする。サンプリングレジスタ52の各データ出力は、1ラインを構成する画素数に対応した数のデジタル/アナログ・コンバータからなるD/Aコンバータ54に供給される。D/Aコンバータ54は、外部から供給される基準電圧V0~V8を抵抗分圧回路によって、例えば、6ビットのデータ信号D0…D5に対応した64階調のレベルを発生し、データ信号の内容に対応したレベル信号を出力する。D/Aコンバータ55が出力する各レベル信号は1ラインの画素数分設けられた出力回路からなる出力部55を介して図示しない液晶パネルの複数のデータ線に供給される。出力回路は図9に示すように、演算増幅器によって構成される。

【0007】演算増幅器の出力電圧にはオフセットが生じ得る。多数の演算増幅器のいずれかの出力のオフセットは画質に筋、色ムラ等の影響を与える。このため、図10を参照して説明したような、演算増幅器の入力側にキャパシタCを接続し、これにオフセット電圧を保持させて出力電圧中のオフセット電圧分を補償するようにした出力回路が、必要となる。

[0008]

【発明が解決しようとする課題】しかしながら、上述し たオフセット電圧分を補償する出力回路を液晶駆動回路 に適用した場合、液晶駆動回路では300回路程度を同 時に動作させる。このとき、D/Aコンバータ54の出 力端子から見える出力回路の入力容量は、各段階の電圧 出力に各出力部の演算増幅器が接続され得る内部配線構 造となっていることにより、オフセット補償に用いる容 量は、容量C (C1 またはC2) ×300となる。抵抗 分圧型のD/Aコンバータの場合、負荷の容量が大きい 30 と、RCの時定数が大きくなり、信号の立ち上がりが遅 くなる。また、図10に示す出力回路では、キャパシタ の一端の電位が常に接地電位から切り替えられて入力信 号-INのレベルまで立ち上げる必要があるので振幅変 動が大きく、高速動作が難しくなる。これは、特に、入 力電圧が最大出力の "H" レベルと最低出力の "L" レ ベルとの間を遷移する動作のときに顕著である。従っ て、前段回路(D/Aコンパータ)のトランジスタに高 い駆動能力が要求されることにもなる。

【0009】よって、本発明は、前段回路の負荷となる 入力側の実効的な容量成分を減らすことを可能とした、 高速且つ高精度のオフセット補正回路をもつ出力回路を 提供することを目的とする。

[0010]

【課題を解決するための手段】上記目的を達成するため、本発明の出力回路は、正相入力端が回路入力端(11)に接続され、出力端が回路出力端(13)に接続される演算増幅器(12)と、上記正相入力端と上記出力端間に互いに直列に接続される第1及び第2のスイッチ手段(SW2,SW1)と、上記演算増幅器(12)の50

逆相入力端と上記出力端間に接続される第3のスイッチ 手段(SW3)と、一端が上記第1及び第2のスイッチ 相互の接続点に、他端が上記演算増幅器(12)の逆相 入力端に接続されるキャパシタ (C) と、上記第1乃至 第3のスイッチ手段の導通を制御するスイッチ制御手段 (14) と、を含む出力回路において、上記スイッチ制 御手段は、第1の期間 (T2) において、上記第1のス イッチ手段(SW2)を非導通にさせると共に上記第2 及び第3のスイッチ手段(SW1, 2)を導通させ、第 2の期間(T3)において、上記第1のスイッチ手段 (SW2)及び第3のスイッチ手段(SW3)を導通さ せる共に上記第2のスイッチ手段(SW1)を非導通に させ、第3の期間(T4)において、上記第1及び第3 のスイッチ手段(SW2, 3)を非導通にさせると共に 上記第2のスイッチ手段(SW1)を導通させる、こと を特徴とする。

【0011】また、他の発明の出力回路は、正相入力端 が回路入力端(11)に接続され、出力端が回路出力端 (13) に接続される演算増幅器(12)と、上記正相 入力端と上記出力端間に互いに直列に接続された第1及 び第2のスイッチ手段(SW2, SW1)と、一端が上 記第1及び第2のスイッチ手段相互の接続点に、他端が 上記演算増幅器(12)の逆相入力端に接続されるキャ パシタ(C)と、上記第1乃至第3のスイッチ手段の導 通を制御するスイッチ制御手段(14)と、を含む出力 回路において、上記スイッチ制御手段は、第1の期間 (T2) において、上記第1のスイッチ手段(SW2) を非導通にさせると共に上記第2及び第3のスイッチ手 段(SW1,3)を導通させ、第2の期間(T3)にお いて、上記第1のスイッチ手段(SW2)を導通させる と共に上記第2及び第3のスイッチ手段(SW1, 3) を非導通にさせ、第3の期間(T4)において、上記第 1及び第3のスイッチ手段(SW2, 3)を非導通にさ せると共に上記第2のスイッチ手段(SW1)を導通さ せる、ことを特徴とする。

【0012】更に、本願の液晶表示器の駆動回路は、上記出力回路を含むことを特徴とする。

[0013]

【実施の形態】以下、本発明の実施の形態について図面を参照して説明する。図1は、本発明の出力回路の構成を示しており、外部から、例えば、図示しないD/Aコンパータから供給される入力信号VINは出力回路の入力端子11を介して利得1の演算増幅器12の正相入力端に印加される。演算増幅器12の出力信号VOUTは出力回路の出力端子13VOUTを介して外部に出力される。演算増幅器の正相入力端子と演算増幅器の出力端子との間には、制御信号によって動作するスイッチ2及び3が直列に接続される。スイッチ2及び3相互の接続点と演算増幅器12の逆相入力端子との間にキャパシタCが接続される。また、演算増幅器12の逆相入力端と演算増

幅器12の出力端子との間には制御信号によって動作するスイッチ3が接続される。スイッチ1~3は、例えば、NMOSトランジスタとPMOSトランジスタによるいわゆるトランスファゲートスイッチとして構成される。キャパシタC、スイッチ1~3は、オフセット補償回路を構成する。スイッチ1~3の動作は、スイッチ制御手段たるスイッチ制御回路14によって後述するタイミングチャートのように制御される。スイッチ制御回路14は、論理回路やマイクロプロセッサによって構成される。

【0014】次に、上記出力回路の動作について図2のタイミングチャート及び図3の接続状態図を参照して説明する。

【0015】まず、前回の状態である期間T1 において は、スイッチ1のみをオン状態とし、他のスイッチ2及 び3をオフ状態にしている(図3(a))。これによ り、演算増幅器の出力端子と逆相入力端子とがキャパシ タCを介して接続される。この状態では出力信号 VOUT のレベルは前回の出力の第1のレベルが継続している。 【0016】期間T2 においては、スイッチ1に加え て、スイッチ3がオンとなる(図3(b))。また、入 力電圧 VINが印加されて入力端子 11のレベルが変わ り、出力信号VOUT は第2のレベルに遷移する。これに より、キャパシタCが短絡され、キャパシタの両端a, bは短時間で同電位となる。演算増幅器12の第2のレ ベルの出力電圧VOUT は、正若しくは負のオフセット電 圧±Voff を含んだVIN±Voff となる。スイッチ1及 び3のオンによりキャパシタCの両端は演算増幅器12 の出力端に接続されるので、キャパシタCの両端a, b の電位は共に演算増幅器12の出力によってVOUT (= 30 VIN±Voff)となる。

【0017】期間T3 においては、スイッチ3をオンの まま、スイッチ1をオフにし、その後スイッチ2をオン

[VIN- (VIN \pm Voff)] · C=Q1

期間T4 において、キャパシタCに蓄えられる電荷をQ

[VOUT - (VIN \pm Voff)] \cdot C=Q2

が成り立つ。ここで、電荷保存則により、Q1=Q2 が成り立つから、VIN=VOUT となり、オフセット電 EV off が補正される。

【0021】上記実施の形態の利点は、図10を参照し 40 る。 て説明した従来の増幅器が、接地電位を演算増幅器に与 えて出力されるオフセット電圧をキャパシタに保持し、 信号処理モードでキャパシタに入力信号を印加して演算 増幅器の出力のオフセット電圧を補償するのに対し、本 願の信号処理モード(図3(d))では、入力信号のル ートににキャパシタが介在しないようにしているため、 前段回路のトランジスタの駆動能力が少なくて済む。

【0022】図4は、他の実施の形態を示している。同図において図1と対応する部分には同一符号を付し、かかる部分の説明は省略する。

にする。これにより、キャパシタCの一端aは入力端1 1に接続される(図3(c))。キャパシタCの一端a は図示しない前段回路のトランジスタによって電圧VOU Tから電圧VINに引き込まれる。スイッチ3がオンであ るので、キャパシタCの他方の端子bは出力電圧VOUT のままである。従って、キャパシタに印加される電圧 は、VOUT -VIN=VIN±Voff -VIN=±Voff と なり、オフセット電圧Voff でキャパシタCに電荷が充 電される。この動作において、キャパシタCの一端aの 10 電圧はVOUT(すなわち、VIN±Voff)からVINに変 化するだけであるので図示しない前段回路のVINを出力 するトランジスタの負担はオフセット電圧分±Voff だ けであり、少ない負担である。従って、端子aは短時間 で電圧VINに至る。

【0018】これは、例えば、液晶駆動回路の出力回路の300個のキャパシタのa端子を同時に入力電圧VINまで変化させるとき、オフセット電圧分Voffだけの変化で済むということである。

【0019】期間T4においては、スイッチ2及び3を20 オフにし、その後スイッチ1をオンにする((図3(d)))。スイッチ2及び3をオフにすることにより、キャパシタが演算増幅器の逆相入力端及び出力端間に直接接続され、キャパシタCにオフセット電圧Voffが保持される。スイッチ1をオンにすることにより、演算増幅器12の逆相入力端子に出力端子の電位を基準としてオフセット電圧Voffが印加される。この結果、出力電圧VOUTは、VOUT=VIN±Voff-(±Voff)=VINとなり、オフセット電圧は相殺される。出力電圧は補正された第3のレベルとなる。

0 【0020】オフセット電圧の補正は次のように説明することもできる。期間T3において、キャパシタCに蓄えられる電荷をQ1とすると、

... (1)

2 とすると、 Q2 … (2)

【0023】この実施の形態においては、スイッチ3が キャパシタCを短絡するようにキャパシタCの両端a, b間に接続される。他の構成は図1の回路と同様であ

【0024】次に、この出力回路の動作を図5のタイミングチャート及び図6の接続図を参照して説明する。 【0025】まず、前回の状態である期間T1においては、スイッチ1のみをオン状態とし、他のスイッチ2及び3をオフ状態にする(図6(a))。これにより、演算増幅器の出力端子と逆相入力端子とがキャパシタCを介して接続される。この状態では出力信号VOUTのレベルは前回の出力の第1のレベル(図示せず)が継続している

50 【0026】期間T2 においては、スイッチ1に加え

(5)

て、スイッチ3がオンとなる(図6(b))。また、図示しない入力電圧VINのレベルが変わる。これにより、キャパシタCが短絡され、演算増幅器12の出力によってキャパシタの両端a, bは短時間で同電位となる。演算増幅器12の出力電圧VOUTは、正若しくは負のオフセット電圧±Voffを含んだVIN±Voffとなる。スイッチ1及び3のオンによりキャパシタCの両端は演算増幅器12の出力端に接続されるので、キャパシタCの両端a, bの電位は共にVOUT(=VIN±Voff)となる。

【0027】期間T3 においては、スイッチ1及び3を オフにし、その後スイッチ2をオンにする。これによ り、キャパシタCの一端 a は入力端11に接続される (図6(c))。キャパシタCの一端aは電圧VOUTか ら電圧VINに引き込まれる。スイッチ3がオフであるの で、キャパシタCの他方の端子bは出力電圧VOUT のま まである。従って、キャパシタの両端に印加される電圧 は、VOUT -VIN=VIN±Voff -VIN=±Voff なり、オフセット電圧Voff でキャパシタCに電荷が充 電(あるいは放電)される。この動作においても、キャ 20 パシタCの一端aの電圧はVOUT (VIN±Voff)から VINにオフセット電圧分だけ変化するだけであるから、 端子aは短時間で電圧VINに至る。従って、この出力回 路においてもこの出力回路を駆動する前段回路のトラン ジスタの駆動能力は小さくて済み、多数の出力回路を同 時に駆動する必要がある場合に有利である。

【0028】期間T4 においては、スイッチ $1\sim3$ をオフにし、その後スイッチ1をオンにする(図6

(d))。スイッチ1~3をオフにすることにより、キャパシタCにオフセット電圧Voffが保持される。スイ 30ッチ1をオンにすることにより、演算増幅器12の逆相入力端子に出力端子の電位を基準としてオフセット電圧Voffが印加される。この結果、出力電圧VOUTは、VOUT=VIN±Voff-(±Voff)=VIN となり、オフセット電圧は相殺されて、上述した第1の実施の形態と同様に、出力電圧のうちオフセット電圧分が補正される。

【0029】この実施の形態においても、出力回路が入力信号を出力する信号処理モード(図6(d))では、演算増幅器への入力信号のルート上にキャパシタが介在 40しないので、図示しない前段回路のトランジスタの負荷としてキャパシタが接続される構成となることを回避でき、相対的に駆動能力が少なくて済むという利点が確保される。

【0030】図7は、本願の出力回路を図8に示す液晶表示器の駆動回路50の出力部55に用いた場合を示している。出力回路のオフセット電圧を補償する補償回路の各スイッチの動作タイミングを考慮し、信号処理モー

ド(図3(d)、図6(d))において入力信号のルートにオフセット補正用キャパシタが存在しないようにしたことにより、図示しない前段の駆動回路に対する出力回路入力側のキャパシタ成分の影響が最小となる。このため、1ラインの画素数に対応して多数の出力回路(増幅器)の接続を必要とする液晶表示器の駆動回路に、本願の出力回路を用いれば好都合である。

[0031]

【発明の効果】以上説明したように、本発明によれば、 オフセット電圧補償回路のキャパシタによる出力回路の 入力側容量の増加が少ないので、前段駆動回路の負担が 少なくて済む。また、オフセット補正の動作も素早いの で高速で高精度な出力回路を実現できる。この出力回路 を多数用いた場合でも各々の出力のバラツキが少ない。 従って、液晶駆動回路に好適な出力回路を得ることが可 能となる。

【図面の簡単な説明】

【図1】本発明の出力回路の実施の形態を示すプロック 回路図である。

「図2】本発明の出力回路の動作を説明するタイミング チャートである。

【図3】出力回路の補償回路の動作を説明する説明図である。

【図4】本発明の出力回路の他の実施の形態を示すプロック回路図である。

【図5】本発明の出力回路の他の実施の形態の動作を説明するタイミングチャートである。

【図 6 】他の実施の形態における出力回路の補償回路の 動作を説明する説明図である。

30 【図7】液晶駆動回路中の出力部の構成を説明するブロック図である。

【図8】従来の液晶駆動回路の例を示すブロック図である。

【図9】従来の液晶駆動回路の出力回路の構成例を示す 回路図である。

【図10】従来のオフセット電圧補正機能を備える出力 回路の例を示す回路図である。

【図11】図10に示す出力回路の第1の動作モードを 説明する動作回路図である。

) 【図12】図10に示す出力回路の第2の動作モードを 説明する動作回路図である。

【符号の説明】


11 入力端子

12、OP1、OP2 演算增幅器


13 出力端子

14 スイッチ制御回路


SW1~SW3 スイッチ




[図8]




[図9]



【図10】



【図11】



[図12]

